导语

  

内容提要

  

    夏宇闻编著的《Verilog数字系统设计教程(第3版普通高等教育十一五国家级规划教材)》讲述了利用硬件描述语言(Verilog HDL)设计复杂数字系统的方法。这种方法源自20世纪90年代的美国，在美国取得成效后迅速在其他先进工业国得到推广和普及。利用硬件描述语言建模、通过仿真和综合技术设计出极其复杂的数字系统是这种技术的最大优势。
    本书从算法和计算的基本概念出发，讲述如何用硬线逻辑电路实现复杂数字逻辑系统的方法。全书共四部分。第一部分Verilog数字设计基础与第二部分Verilog数字系统设计和验证共18章；第三部分共12个上机练习实验范例；第四部分是Verilog硬件描述语言参考手册，可供读者学习、查询之用。本书第3版后，在语法篇中增加了IEEE Verilog1364-2001标准简介，以反映Verilog语法的最新变化。
    本书的讲授方式以每2学时讲授一章为宜，每次课后需要花10h来复习思考。完成10章学习后，就可以开始做上机练习，从简单到复杂，由典型到一般，循序渐进地学习Verilog HDL基础知识。按照书上的步骤，可以使大学电子类及计算机工程类本科及研究生，以及相关领域的设计工程人员在半年内掌握Verilog HDL设计技术。
    本书可作为电子工程类、自动控制类、计算机类的大学本科高年级及研究生教学用书，亦可供其他工程人员自学与参考。

绪论
第一部分  Verilog数字设计基础
  第1章  Verilog的基本知识
    1.1  硬件描述语言HDL
    1.2  Verilog HDL的历史
      1.2.1  什么是Verilog HDL
      1.2.2  Verilog HDL的产生及发展
    1.3  Verilog HDL和VHDL的比较
    1.4  Verilog的应用情况和适用的设计
    1.5  采用Verilog HDL设计复杂数字电路的优点
      1.5.1  传统设计方法——电路原理图输入法
      1.5.2  Verilog HDL设计法与传统的电路原理图输入法的比较
      1.5.3  Verilog的标准化与软核的重用
      1.5.4  软核、固核和硬核的概念及其重用
    1.6  采用硬件描述语言(Verilog HDL)的设计流程简介
      1.6.1  自顶向下(Top_Down)设计的基本概念
      1.6.2  层次管理的基本概念
      1.6.3  具体模块的设计编译和仿真的过程
      1.6.4  具体工艺器件的优化、映像和布局布线
    小结
    思考题
  第2章  Verilog语法的基本概念
    概述
    2.1  Verilog模块的基本概念
    2.2  Verilog用于模块的测试
    小结
    思考题
  第3章  模块的结构、数据类型、变量和基本运算符号
    概述
    3.1  模块的结构
      3.1.1  模块的端口定义
      3.1.2  模块内容
      3.1.3  理解要点
      3.1.4  要点总结
    3.2  数据类型及其常量和变量
      3.2.1  常量
      3.2.2  变量
    3.3  运算符及表达式
      3.3.1  基本的算术运算符
      3.3.2  位运算符
    小结
    思考题
  第4章  运算符、赋值语句和结构说明语句
    概述
    4.1  逻辑运算符
    4.2  关系运算符
    4.3  等式运算符
    4.4  移位运算符
    4.5  位拼接运算符
    4.6  缩减运算符
    4.7  优先级别
    4.8  关键词
    4.9  赋值语句和块语句
      4.9.1  赋值语句
      4.9.2  块语句
    小结
    思考题
  第5章  条件语句、循环语句、块语句与生成语句
    概述
    5.1  条件语句(if else语句)
    5.2  case语句
    5.3  条件语句的语法
    5.4  多路分支语句
  ……
第二部分  Verilog数字系统设计和验证
第三部分  Verilog数字设计示范与实验练习
第四部分  Verilog简明语法
参考文献
出版者的话