全部商品分类

您现在的位置: 全部商品分类 > 电子电脑 > 计算机技术 > 硬件及维护

手把手教你设计CPU--RISC-V处理器篇

  • 定价: ¥99
  • ISBN:9787115480521
  • 开 本:16开 平装
  •  
  • 折扣:
  • 出版社:人民邮电
  • 页数:405页
  • 作者:胡振波
  • 立即节省:
  • 2018-06-01 第1版
  • 2018-06-01 第1次印刷
我要买:
点击放图片

导语

  

内容提要

  

    胡振波著的《手把手教你设计CPU--RISC-V处理器篇》是一本介绍通用CPU设计的入门书,以通俗的语言系统介绍了CPU和RISC-V架构,力求为读者揭开CPU设计的神秘面纱,打开计算机体系结构的大门。
    本书共分为四部分。第一部分是CPU与RISC-V的综述,帮助初学者对CPU和RISC-V快速地建立起认识。第二部分讲解如何使用Verilog设计CPU,使读者掌握处理器核的设计精髓。第三部分主要介绍蜂鸟E203配套的SoC和软件平台,使读者实现蜂鸟E203 RISC-V处理器在FPGA原型平台上的运行。第四部分是附录,介绍了RISC-v指令集架构,辅以作者加入的背景知识解读和注解,以便于读者理解。
    本书不仅适合CPU或芯片设计相关从业者阅读使用,也适合作为大中专院校相关师生学习RISC-V处理器设计(使用Verilog语言)和CPU设计的指导用书。

作者简介

    胡振波,上海交通大学电子工程系本科、微电子学院硕士。拥有业界多年ASIC和CPU设计与验证经验,先后在Marvell任职ARM架构CPU设计高级工程师、在Synopsys任职研发经理、在比特大陆任职IC设计总监、在武汉聚芯微电子任职架构师,现致力于推动RISC-V架构在国内的传播和发展。
    作者开发并开源了蜂鸟E200系列超低功耗RISC-V处理器内核。感兴趣的读者可关注作者如下微信公众号(或搜索“硅农亚历山大”),加入开源蜂鸟E200处理器核的交流讨论微信群。并且了解公众号中更多有关Verilog设计、CPU和RISC-V的知识分享。

目录

第一部分  CPU与RlSC-V综述
  第1章  一文读懂CPU之三生三世
    1.1  眼看他起高楼,眼看他宴宾客,眼看他楼塌了——CPU众生相
      1.1.1  ISA——CPU的灵魂
      1.1.2  CISC与RISC
      1.1.3  32位与64位架构
      1.1.4  ISA众生相
      1.1.5  CPU的领域之分
    1.2  ISA请扛起这口锅——为什么国产CPU尚未足够成功
      1.2.1  MIPS系——龙芯和君正
      1.2.2  x86系——北大众志、兆芯和海光
      1.2.3  Power系——中晟宏芯
      1.2.4  Alpha系——申威
      1.2.5  ARM系——飞腾、华为海思、展讯和华芯通
      1.2.6  背锅侠ISA
    1.3  人生已是如此艰难,你又何必拆穿——CPU从业者的无奈
    1.4  无敌是多么寂寞——ARM统治着的世界
      1.4.1  独乐乐与众乐乐——ARM公司的盈利模式
      1.4.2  小个子有大力量——无处不在的Cortex-M系列
      1.4.3  移动王者一Correx-A系列在手持设备领域的巨大成功
      1.4.4  进击的巨人——ARM进军PC与服务器领域的雄心
    1.5  东边日出西边雨,道是无晴却有晴——RISC-V登场
    1.6  原来你是这样的“薯片”——ARM的免费计划
    1.7  旧时王谢堂前燕,飞入寻常百姓家——你也可以设计自己的处理器
  第2章  大道至简——RISC-V架构之魂
    2.1  简单就是美——RISC-V架构的设计哲学
      2.1.1  无病一身轻——架构的篇幅
      2.1.2  能屈能伸——模块化的指令集
      2.1.3  浓缩的都是精华——指令的数量
    2.2  RISC-V指令集架构简介
      2.2.1  模块化的指令子集
      2.2.2  可配置的通用寄存器组
      2.2.3  规整的指令编码
      2.2.4  简洁的存储器访问指令
      2.2.5  高效的分支跳转指令
      2.2.6  简洁的子程序调用
      2.2.7  无条件码执行
      2.2.8  无分支延迟槽
      2.2.9  零开销硬件循环
      2.2.10  简洁的运算指令
      2.2.11  优雅的压缩指令子集
      2.2.12  特权模式
      2.2.13  CSR寄存器
      2.2.14  中断和异常
      2.2.15  矢量指令子集
      2.2.16  自定制指令扩展
      2.2.17  总结与比较
    2.3  RISC-V软件工具链
    2.4  RISC-V和其他开放架构有何不同
第二部分  手把手教你使用Verilog设计CPU
第三部分  使用Verilog进行仿真和在FPGA SoC原型上运行软件
附录部分  RISC-V架构详述